设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《无线通信FPGA设计》代码，包括matlab和verilog，全 ...

1 ... 60 61 62 636465 66 67 68 ... 79 / 79 页下一页

返回列表发新帖

楼主: qinzhijie842

《无线通信FPGA设计》代码，包括matlab和verilog，全

发表于 2015-11-5 09:45:40 | 显示全部楼层

再次感谢楼主

回复支持反对

发表于 2015-11-6 18:49:54 | 显示全部楼层

好好学习一下！

回复支持反对

发表于 2015-12-14 18:32:08 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2015-12-15 08:30:35 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2015-12-15 08:40:17 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2015-12-15 09:29:52 | 显示全部楼层

感谢分享，学习学习

回复支持反对

发表于 2015-12-21 10:51:54 | 显示全部楼层

fenxiang kankank

回复支持反对

发表于 2015-12-22 12:54:15 | 显示全部楼层

thanks for the post

回复支持反对

发表于 2015-12-26 12:51:02 | 显示全部楼层

VERY NICE ..... GREAT STUFF

回复支持反对

发表于 2016-1-26 09:32:09 | 显示全部楼层

感谢楼主啊

回复支持反对

1 ... 60 61 62 636465 66 67 68 ... 79 / 79 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 05:59 , Processed in 0.132863 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表