设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《无线通信FPGA设计》代码，包括matlab和verilog，全 ...

1 ... 57 58 59 606162 63 64 65 ... 79 / 79 页下一页

返回列表发新帖

楼主: qinzhijie842

《无线通信FPGA设计》代码，包括matlab和verilog，全

发表于 2015-3-16 23:09:51 | 显示全部楼层

谢谢！！！！！！1

回复支持反对

发表于 2015-4-8 11:44:51 | 显示全部楼层

看看~~~~~

回复支持反对

发表于 2015-4-8 13:02:37 | 显示全部楼层

虽然是老贴但是依然很实用

回复支持反对

发表于 2015-4-8 14:14:35 | 显示全部楼层

很好，值得看

回复支持反对

发表于 2015-4-10 14:56:35 | 显示全部楼层

什么情况这么小

回复支持反对

发表于 2015-4-26 10:16:21 | 显示全部楼层

回复 10# taoy1986

很好

回复支持反对

发表于 2015-5-3 21:46:47 | 显示全部楼层

正在开发相关项目，谢谢分享

回复支持反对

发表于 2015-6-6 12:58:19 | 显示全部楼层

好書支持 GOOD 希望有幫助

回复支持反对

发表于 2015-6-6 23:47:30 | 显示全部楼层

多谢好全啊

回复支持反对

发表于 2015-6-9 10:04:37 | 显示全部楼层

谢谢楼主~非常感谢~

回复支持反对

1 ... 57 58 59 606162 63 64 65 ... 79 / 79 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 09:06 , Processed in 0.111038 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表