设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《无线通信FPGA设计》代码，包括matlab和verilog，全 ...

1 ... 63 64 65 666768 69 70 71 ... 79 / 79 页下一页

返回列表发新帖

楼主: qinzhijie842

《无线通信FPGA设计》代码，包括matlab和verilog，全

发表于 2016-10-29 23:02:29 | 显示全部楼层

特别的好，谢谢

回复支持反对

发表于 2016-10-30 13:39:40 | 显示全部楼层

感谢楼主的分享，好不容易找到这个资料。

回复支持反对

发表于 2016-10-30 21:51:38 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2016-10-30 21:55:35 | 显示全部楼层

谢谢学习了

回复支持反对

发表于 2016-10-31 11:32:36 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-11-5 23:54:01 | 显示全部楼层

Good stuff, thanks a lot!

回复支持反对

发表于 2016-11-5 23:55:07 | 显示全部楼层

Good stuff, thanks a lot!

回复支持反对

发表于 2016-12-12 18:43:44 | 显示全部楼层

很感谢！学习了！！！

回复支持反对

发表于 2016-12-13 14:00:46 | 显示全部楼层

谢谢学习了！

回复支持反对

发表于 2016-12-18 18:47:35 | 显示全部楼层

赞一个

回复支持反对

1 ... 63 64 65 666768 69 70 71 ... 79 / 79 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 12:03 , Processed in 0.089901 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表