设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ASIC Design Flow Tutorial Using Synopsys Tools (非常 ...

1 ... 4 5 6 7 8910 11 12 13 ... 15 / 15 页下一页

返回列表发新帖

楼主: huybforever

ASIC Design Flow Tutorial Using Synopsys Tools (非常好的数字设计教程)

发表于 2011-10-7 06:56:30 | 显示全部楼层

thanks

回复支持反对

发表于 2011-10-7 07:00:59 | 显示全部楼层

thanks

回复支持反对

发表于 2011-10-7 07:02:36 | 显示全部楼层

thanks

回复支持反对

发表于 2011-10-8 14:58:48 | 显示全部楼层

这下给力了，

回复支持反对

发表于 2011-10-8 15:00:06 | 显示全部楼层

不对啊，谢谢风向

回复支持反对

发表于 2011-10-10 15:50:00 | 显示全部楼层

回复 1# huybforever

非常不错的资料

回复支持反对

发表于 2011-10-10 15:56:43 | 显示全部楼层

好书帮你顶起来

回复支持反对

发表于 2011-10-14 16:33:16 | 显示全部楼层

看起来挺好。学习了！

回复支持反对

发表于 2011-10-17 18:58:19 | 显示全部楼层

不错，有用

回复支持反对

发表于 2011-10-17 19:47:01 | 显示全部楼层

thank you

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 10:47 , Processed in 0.094537 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表