设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ASIC Design Flow Tutorial Using Synopsys Tools (非常 ...

1 ... 6 7 8 9 10 11 12 1314 / 14 页

返回列表发新帖

楼主: huybforever

ASIC Design Flow Tutorial Using Synopsys Tools (非常好的数字设计教程)

发表于 2018-8-24 13:12:26 | 显示全部楼层

谢谢lz

回复支持反对

发表于 2018-9-14 11:43:42 | 显示全部楼层

thanks for the up

回复支持反对

发表于 2018-10-1 04:31:35 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2018-12-23 15:31:36 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2019-1-15 23:33:19 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2019-1-16 20:23:30 | 显示全部楼层

Good!

回复支持反对

发表于 2019-1-17 10:11:49 | 显示全部楼层

thanks！

回复支持反对

发表于 2019-1-19 19:57:52 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2019-6-15 12:21:49 | 显示全部楼层

thank you for sharing

回复支持反对

发表于 2022-3-24 14:23:44 | 显示全部楼层

有案例lab吗

回复支持反对

1 ... 6 7 8 9 10 11 12 1314 / 14 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 21:37 , Processed in 0.090281 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表