设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ASIC Design Flow Tutorial Using Synopsys Tools (非常 ...

1 ... 2 3 4 5 678 9 10 11 ... 15 / 15 页下一页

返回列表发新帖

楼主: huybforever

ASIC Design Flow Tutorial Using Synopsys Tools (非常好的数字设计教程)

发表于 2010-11-21 20:21:29 | 显示全部楼层

thx thx thx thx thx thx thx

回复支持反对

发表于 2010-11-21 20:43:04 | 显示全部楼层

看看了解了解

回复支持反对

发表于 2010-12-10 13:55:36 | 显示全部楼层

thanks for this

回复支持反对

发表于 2010-12-10 14:03:57 | 显示全部楼层

tutorial was good

回复支持反对

发表于 2010-12-10 14:07:42 | 显示全部楼层

thanks for putting it

回复支持反对

发表于 2010-12-10 14:10:43 | 显示全部楼层

last time thanks

回复支持反对

发表于 2010-12-10 16:33:16 | 显示全部楼层

thnsks

回复支持反对

发表于 2010-12-10 18:50:02 | 显示全部楼层

thank you brother.

回复支持反对

发表于 2010-12-13 12:03:21 | 显示全部楼层

thank you once again

回复支持反对

发表于 2011-3-26 14:33:01 | 显示全部楼层

谢谢lz

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:28 , Processed in 0.082806 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表