设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence版图设计教程和仿真教程

1 ... 35 36 37 383940 41 42 43 ... 63 / 63 页下一页

返回列表发新帖

楼主: kongchau

cadence版图设计教程和仿真教程

发表于 2009-11-10 13:55:24 | 显示全部楼层

这玩意儿，该火

回复支持反对

发表于 2009-11-10 14:30:18 | 显示全部楼层

好东西，谢谢

回复支持反对

发表于 2009-11-10 17:34:41 | 显示全部楼层

好东西 ~~

回复支持反对

发表于 2009-11-10 18:04:46 | 显示全部楼层

谢谢！

回复支持反对

发表于 2009-11-18 21:59:13 | 显示全部楼层

好东西，下来看看，最近在学习，还没学到仿真部分

回复支持反对

发表于 2009-11-18 22:01:11 | 显示全部楼层

没钱了啊，两个一起发多好啊，还得一个个下

回复支持反对

发表于 2009-11-21 03:08:31 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2009-11-21 22:24:23 | 显示全部楼层

好东西
1# kongchau

回复支持反对

发表于 2009-11-21 22:26:35 | 显示全部楼层

内容相当不错
1# kongchau

回复支持反对

发表于 2009-11-22 05:37:30 | 显示全部楼层

thanks

回复支持反对

1 ... 35 36 37 383940 41 42 43 ... 63 / 63 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-25 20:49 , Processed in 0.129517 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表