设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence版图设计教程和仿真教程

1 ... 38 39 40 414243 44 45 46 ... 63 / 63 页下一页

返回列表发新帖

楼主: kongchau

cadence版图设计教程和仿真教程

发表于 2010-1-1 19:02:59 | 显示全部楼层

hehe, thankds

回复支持反对

发表于 2010-1-1 23:17:16 | 显示全部楼层

不错的资料

回复支持反对

发表于 2010-1-2 11:17:15 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2010-1-2 11:20:50 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2010-1-5 11:03:59 | 显示全部楼层

hao dong xi a xiexie lou zhu

回复支持反对

发表于 2010-1-5 11:27:08 | 显示全部楼层

好东西啊，谢谢楼主

回复支持反对

发表于 2010-1-8 21:17:41 | 显示全部楼层

不错不错！！谢了

回复支持反对

发表于 2010-1-9 19:45:40 | 显示全部楼层

谢谢你。。。

回复支持反对

发表于 2010-1-9 19:46:48 | 显示全部楼层

。。。。。。。。。

回复支持反对

发表于 2010-1-22 17:46:03 | 显示全部楼层

英文版的有难度，我要考虑一下

回复支持反对

1 ... 38 39 40 414243 44 45 46 ... 63 / 63 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-25 20:48 , Processed in 0.133853 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表