设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence版图设计教程和仿真教程

1 ... 33 34 35 363738 39 40 41 ... 63 / 63 页下一页

返回列表发新帖

楼主: kongchau

cadence版图设计教程和仿真教程

发表于 2009-10-3 22:38:15 | 显示全部楼层

好

太好了！谢谢！

回复支持反对

发表于 2009-10-7 15:58:04 | 显示全部楼层

thanks!!1

回复支持反对

发表于 2009-10-11 10:27:30 | 显示全部楼层

楼主太好了，学习了。

回复支持反对

发表于 2009-10-11 10:40:48 | 显示全部楼层

有没有中文版的哟。呵呵，谢谢

回复支持反对

发表于 2009-10-11 18:55:20 | 显示全部楼层

56谢谢了

回复支持反对

发表于 2009-10-16 21:17:18 | 显示全部楼层

顶！！！！！！！！！！！

回复支持反对

发表于 2009-10-17 13:03:33 | 显示全部楼层

多谢啊！！！！！

回复支持反对

发表于 2009-10-17 18:52:01 | 显示全部楼层

哈哈，终于用上外国货了！

回复支持反对

发表于 2009-10-26 11:51:52 | 显示全部楼层

好东西，收藏了

回复支持反对

发表于 2009-10-26 14:12:14 | 显示全部楼层

多谢，好人

回复支持反对

1 ... 33 34 35 363738 39 40 41 ... 63 / 63 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-26 00:37 , Processed in 0.095324 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表