设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 关于跨时钟域设计，包含完整的verilog代码 ...

1 ... 6 7 8 9 10 111213 14 / 14 页下一页

返回列表发新帖

楼主: davidauction

关于跨时钟域设计，包含完整的verilog代码

发表于 2014-8-9 14:01:00 | 显示全部楼层

好东西谢谢

回复支持反对

发表于 2015-1-10 21:19:08 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2015-1-10 23:41:47 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2015-1-23 11:14:42 | 显示全部楼层

非常感谢

回复支持反对

发表于 2015-2-1 12:06:59 | 显示全部楼层

跨时钟域，很重要

回复支持反对

发表于 2015-2-2 10:04:03 | 显示全部楼层

多谢分享

回复支持反对

发表于 2015-2-6 15:46:51 | 显示全部楼层

下载看看

回复支持反对

发表于 2015-6-15 13:37:58 | 显示全部楼层

讲解的是同步电路的设计，有现成的RTL可以学习

回复支持反对

发表于 2015-6-17 09:52:14 | 显示全部楼层

学习中。。。。。

回复支持反对

发表于 2015-7-7 11:05:48 | 显示全部楼层

回复 1# davidauction

thanks

回复支持反对

1 ... 6 7 8 9 10 111213 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 21:57 , Processed in 0.151616 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表