设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 关于跨时钟域设计，包含完整的verilog代码 ...

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

楼主: davidauction

关于跨时钟域设计，包含完整的verilog代码

发表于 2009-11-26 15:44:40 | 显示全部楼层

多谢楼主的文章。

回复支持反对

发表于 2009-11-27 13:12:00 | 显示全部楼层

关于跨时钟域设计，包含完整的verilog代码

回复支持反对

发表于 2010-2-1 14:47:26 | 显示全部楼层

1# davidauction

hehe i need this

回复支持反对

发表于 2010-2-10 09:43:17 | 显示全部楼层

好东西，收下了

回复支持反对

发表于 2010-2-10 10:13:53 | 显示全部楼层

非常感谢

回复支持反对

发表于 2010-4-19 17:52:15 | 显示全部楼层

hao da

回复支持反对

发表于 2010-4-30 14:41:58 | 显示全部楼层

感谢楼主分享 1# davidauction

回复支持反对

发表于 2010-4-30 15:29:20 | 显示全部楼层

多学点总是没错的

回复支持反对

发表于 2010-4-30 15:40:25 | 显示全部楼层

thanks

回复支持反对

发表于 2010-5-25 08:03:16 | 显示全部楼层

于跨时钟域设计，包含完整的verilo

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:39 , Processed in 0.136773 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表