设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 关于跨时钟域设计，包含完整的verilog代码 ...

1 ... 6 7 8 9 101112 13 14 / 14 页下一页

返回列表发新帖

楼主: davidauction

关于跨时钟域设计，包含完整的verilog代码

发表于 2014-4-4 16:47:30 | 显示全部楼层

先看看再说

回复支持反对

发表于 2014-5-15 17:26:14 | 显示全部楼层

正找呢结果看到楼主有 O(∩_∩)O谢谢

回复支持反对

发表于 2014-5-20 17:59:05 | 显示全部楼层

感謝分享

回复支持反对

发表于 2014-7-21 09:08:17 | 显示全部楼层

灰常谢谢

回复支持反对

发表于 2014-7-21 11:32:08 | 显示全部楼层

mei sha nei rong

回复支持反对

发表于 2014-8-2 12:21:14 | 显示全部楼层

谢楼主楼主好人

回复支持反对

发表于 2014-8-2 23:27:29 | 显示全部楼层

好东西啊！

回复支持反对

发表于 2014-8-3 14:30:09 | 显示全部楼层

学习了！

回复支持反对

发表于 2014-8-8 21:13:11 | 显示全部楼层

面试的时候刚问的，跨时钟问题，谢谢楼主的资料，不错。

回复支持反对

发表于 2014-8-9 11:06:20 | 显示全部楼层

thank!

回复支持反对

1 ... 6 7 8 9 101112 13 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 00:11 , Processed in 0.151301 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表