设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 79 80 81 82 838485 86 87 / 87 页下一页

返回列表发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2018-1-2 23:05:19 | 显示全部楼层

好好好

回复支持反对

发表于 2018-1-7 12:45:11 | 显示全部楼层

学习一下

回复支持反对

发表于 2018-4-2 09:34:38 | 显示全部楼层

多谢分享

回复支持反对

发表于 2018-4-13 16:32:24 | 显示全部楼层

回复 1# lehaha

谢谢分享

回复支持反对

发表于 2018-7-5 21:10:57 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2018-9-13 16:30:38 | 显示全部楼层

谢谢分享!学习来的.

回复支持反对

发表于 2018-9-14 17:38:54 | 显示全部楼层

确实是好东西

回复支持反对

发表于 2018-9-15 07:30:29 | 显示全部楼层

下载了,谢谢!

回复支持反对

发表于 2019-4-22 16:50:27 | 显示全部楼层

好东西

回复支持反对

发表于 2019-5-14 23:03:05 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 79 80 81 82 838485 86 87 / 87 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-18 09:55 , Processed in 0.095180 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表