设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...

1 ... 79 80 81 828384 85 86 87 ... 88 / 88 页下一页

返回列表发新帖

楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

发表于 2016-7-25 21:50:29 | 显示全部楼层

谢谢，正好需要看看

回复支持反对

使用道具举报

发表于 2016-7-27 17:28:32 | 显示全部楼层

好东西，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-7-28 10:09:09 | 显示全部楼层

666666666666666

回复支持反对

使用道具举报

发表于 2016-9-20 16:33:33 | 显示全部楼层

好东西~非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-9-21 13:39:00 | 显示全部楼层

这个资料不错，很好

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-9-21 16:12:05 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-5-16 11:47:43 | 显示全部楼层

Thanks !!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-5-16 14:00:33 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-8-20 21:02:14 | 显示全部楼层

好东西谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-8-21 07:37:07 | 显示全部楼层

頂一下!感謝無私分享

回复支持反对

使用道具举报

1 ... 79 80 81 828384 85 86 87 ... 88 / 88 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-31 23:19 , Processed in 0.164253 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表