设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代 ...
1 ...777879808182838485... 88下一页
返回列表 发新帖
楼主: lehaha

FPGA RSIC CPU设计文档和源码 DDR SDRAM控制器verilog代码及中文说明文档

[复制链接]
发表于 2015-10-4 11:42:40 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2015-10-10 15:08:08 | 显示全部楼层
赞一个啊
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

MyMuMu
发表于 2015-10-20 10:52:10 | 显示全部楼层
回复 1# lehaha


    thanks for sharing
回复 支持 反对

使用道具 举报

发表于 2015-11-10 16:11:36 | 显示全部楼层
真是东西哦
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ciper80
发表于 2015-11-12 07:11:03 | 显示全部楼层
学习一下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-11-12 08:29:07 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-11-12 12:48:05 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-11-18 23:28:37 | 显示全部楼层
非常谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-2-17 15:32:05 | 显示全部楼层
好东西，支持
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-3-22 10:28:51 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

下一页 »
1 ...777879808182838485... 88下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-31 23:17 , Processed in 0.139489 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表