设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证VerilogHDL》源码实例和 Verilog规范.rar ...

1 ... 15 16 17 181920 21 22 23 ... 40 / 40 页下一页

返回列表发新帖

楼主: lehaha

《设计与验证VerilogHDL》源码实例和 Verilog规范.rar

发表于 2009-1-30 13:40:07 | 显示全部楼层

I am learning verilog

回复支持反对

发表于 2009-2-8 03:42:24 | 显示全部楼层

谁把那个 《设计与验证VerilogHDL》书上传一下啊！

回复支持反对

发表于 2009-2-8 03:52:36 | 显示全部楼层

是代码啊

有没有它的书啊

回复支持反对

发表于 2009-2-10 09:46:09 | 显示全部楼层

不错，先谢谢楼主了！！

回复支持反对

发表于 2009-2-10 09:47:19 | 显示全部楼层

不错，先谢谢楼主了！！

回复支持反对

发表于 2009-2-10 12:56:46 | 显示全部楼层

ding

回复支持反对

发表于 2009-2-10 12:57:48 | 显示全部楼层

ding

回复支持反对

发表于 2009-2-12 16:49:22 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2009-2-12 18:02:45 | 显示全部楼层

Thank for sharing!

回复支持反对

发表于 2009-2-15 23:03:41 | 显示全部楼层

谢谢楼主！

回复支持反对

1 ... 15 16 17 181920 21 22 23 ... 40 / 40 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 06:46 , Processed in 0.129258 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表