设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证VerilogHDL》源码实例 和 Verilog规范.rar ...
1 ...323334353637383940
返回列表 发新帖
楼主: lehaha

《设计与验证VerilogHDL》源码实例 和 Verilog规范.rar

[复制链接]
guanxiang2009
发表于 2014-5-5 13:34:44 | 显示全部楼层
好东西，谢谢！
回复 支持 反对

举报

长安客2014
发表于 2014-5-10 23:49:22 | 显示全部楼层
回复 1# lehaha


    不错，谢谢楼主热心分享
回复 支持 反对

举报

lucelu
发表于 2014-5-15 15:26:34 | 显示全部楼层
下了。就要表示感谢。
回复 支持 反对

举报

tianyan_cn
发表于 2014-12-25 16:22:38 | 显示全部楼层
急需的就是源代码之类的东西
回复 支持 反对

举报

troore
发表于 2014-12-25 16:37:15 | 显示全部楼层
顶 学习了！
回复 支持 反对

举报

earnway998
发表于 2015-2-8 01:58:41 | 显示全部楼层
感谢分享
回复 支持 反对

举报

Jasen_0314
发表于 2015-6-14 18:52:12 | 显示全部楼层
谢谢，下载看看
回复 支持 反对

举报

伊卡洛斯
发表于 2020-11-11 10:00:05 | 显示全部楼层
感谢分享
回复 支持 反对

举报

1 ...323334353637383940
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 01:37 , Processed in 0.128560 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表