设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证VerilogHDL》源码实例 和 Verilog规范.rar ...
1 ...121314151617181920... 40下一页
返回列表 发新帖
楼主: lehaha

《设计与验证VerilogHDL》源码实例 和 Verilog规范.rar

[复制链接]
searchdata
发表于 2008-12-24 15:25:14 | 显示全部楼层
挺多例子的，不错哦！谢谢！
回复 支持 反对

举报

njgwx
发表于 2008-12-24 20:51:02 | 显示全部楼层
kan kan !!!
回复 支持 反对

举报

njgwx
发表于 2008-12-24 20:52:19 | 显示全部楼层
kan kan !!!
回复 支持 反对

举报

黄佳怡
发表于 2008-12-27 17:08:15 | 显示全部楼层
好东西，谢谢
回复 支持 反对

举报

rootxie
发表于 2008-12-27 19:21:13 | 显示全部楼层
感谢分享资料！！十分感谢楼主分享
回复 支持 反对

举报

rootxie
发表于 2008-12-27 19:22:59 | 显示全部楼层
十分感谢楼主分享资料！！！
回复 支持 反对

举报

26032603
发表于 2008-12-27 22:35:46 | 显示全部楼层
我(2008.12.23).avi
回复 支持 反对

举报

26032603
发表于 2008-12-27 22:45:06 | 显示全部楼层
111111111
回复 支持 反对

举报

huajl8443
发表于 2008-12-28 00:27:14 | 显示全部楼层
非常感谢楼主，正好有用。
回复 支持 反对

举报

qws1985
发表于 2009-1-5 14:22:53 | 显示全部楼层

dfdfdsfs

dddddddddddddddd
回复 支持 反对

举报

下一页 »
1 ...121314151617181920... 40下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 11:14 , Processed in 0.138738 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表