EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 75 76 77 787980 81 82 83 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教下三段状态机加计数器计数错误的问题	华南舞王刘西蒙 2023-3-24	21982	华南舞王刘西蒙 2023-3-26 15:46
[原创] 推荐一个宝藏b站的转芯片验证博主	youyouyouyu1 2023-3-24	12031	zixin1hao 2023-3-25 10:46
[求助] ATPG testbench求解	bb21qwe 2023-3-24	01566	bb21qwe 2023-3-24 17:48
[求助] Vivado SDK无法运行	Qiuer 2023-3-24	01337	Qiuer 2023-3-24 17:39
[求助] ∑-△调制器控制分频器的设计疑问	菜鸟ASIC 2012-5-28	64113	qinkun 2023-3-24 10:24
[资料] CRC2022新书 ...2 3 4 5	ffq513 2022-3-7	4411233	yzwbb2013 2023-3-22 22:01
[求助] dc报error:module ***** cannot be found for elaboration	Violet1109 2023-3-21	11160	my2817 2023-3-22 21:56
[求助] AXI4 to Hyperbus接口控制器	freemanhans 2023-3-20	52133	freemanhans 2023-3-22 10:16
[原创] 小数分频锁相环量化噪声问题求助	yishuibihan 2020-11-23	22618	yishuibihan 2023-3-22 09:46
[求助] 对组合逻辑 assign 和 always 有什么不同吗？	PayPal 2023-3-20	32099	clannad9 2023-3-21 15:12
[求助] VCS postisim 怪谈 - [悬赏 400 信元资产]	bb21qwe 2023-3-20	31746	bb21qwe 2023-3-21 11:01
[求助] 关于uvm中package与import uvm_pkg::*的疑问	Traviss 2020-11-16	88124	花伴星空 2023-3-20 17:55
[求助] spyglass 读取sdc ，get_pins 报错	dyytx 2017-9-20	55523	a7565169 2023-3-20 17:17
[求助] vivado license问题求助各位大佬	a25822258 2023-3-20	21702	a25822258 2023-3-20 17:12
[求助] 请问如何在spectre仿真器里面保存所有线电压	调皮捣蛋 2023-3-20	21523	调皮捣蛋 2023-3-20 15:52
[转贴] 分享一个好博客 ...2 3	zongkai2003 2010-9-17	2911853	huangluyang 2023-3-20 12:25
有人对systemverilog这种新的语言有研究么? ...2 3	Caron 2007-5-20	238266	huangluyang 2023-3-20 12:15
[求助] 跨时钟域的讨论 ...2 3	HADIST 2013-4-13	218329	huangluyang 2023-3-20 12:03
[资料] VERILOGHDL数字设计与综合第2版本科教学版 ...2	皮蛋不Q 2020-3-6	174650	lyt8650 2023-3-20 10:30
clock switch ...2	zhangjiaxun 2009-4-27	196863	Candydarte 2023-3-20 04:23
[原创] FPGA跟ASIC ...2 3	学习中ing 2018-7-24	218603	Candydarte 2023-3-20 04:17
建立时间与保持时间概述 ...2 3	zhouhong 2008-10-26	2716252	Candydarte 2023-3-20 02:20
大家用什么画图工具？ ...2 3 4 5 6	ailone 2008-12-12	5424256	Candydarte 2023-3-20 01:48
[求助] 请问一下，apb为什么要用两组数据线（读/写），复用不是更简单更节约资源吗？	erwang 2022-11-14	62288	硅下亡魂 2023-3-19 19:03
[求助] vcs无法生成simv文件	zhuchens 2023-3-3	42046	Jinzzj 2023-3-18 20:40
[资料] NC--Verilog_tutorial文档	fengding 2016-9-10	94424	clannad9 2023-3-18 10:16
[求助] 请问verilog可以读xlsx文件吗？ ...2	调皮捣蛋 2023-3-16	104333	调皮捣蛋 2023-3-17 14:51
[求助] design compiler中set_case_analysis未传播成功	Violet1109 2023-3-16	11758	Alex_Liu95 2023-3-17 13:47
[求助] virtuoso里面pin端口的设置	调皮捣蛋 2023-3-16	21792	调皮捣蛋 2023-3-17 11:30
[原创] 请教一下，看到一些mcu使用同步复位，为什么？	badegg3 2023-3-16	11551	糊粘丶 2023-3-17 08:49
[求助] 请问virtuoso能直接用ADE仿真带有verilog模块的原理图吗？	调皮捣蛋 2023-3-16	01320	调皮捣蛋 2023-3-16 20:06
[资料] 哪位大神有denali DDR2的IP核我想拿来写个controller了。自己跑下仿真。。	lylchmm 2015-10-14	32791	j81mm 2023-3-16 19:44
[求助] 请问virtuoso如何绘制李萨如图	调皮捣蛋 2023-3-15	41637	调皮捣蛋 2023-3-16 19:07
[资料] 附件已经删除，文章无效	Summer0 2023-3-11	82084	smnq0524 2023-3-16 14:34
[求助] 版图转FPGA可以吗？ - [悬赏 10 信元资产]	GGStudyDDup 2023-2-28	82057	Smoks 2023-3-16 10:20

1 ... 75 76 77 787980 81 82 83 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块