在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
作者 回复/查看 最后发表
[求助] 请教下三段状态机加计数器计数错误的问题 新人帖 华南舞王刘西蒙 2023-3-24 21981 华南舞王刘西蒙 2023-3-26 15:46
[原创] 推荐一个宝藏b站的转芯片验证博主 新人帖 youyouyouyu1 2023-3-24 12025 zixin1hao 2023-3-25 10:46
[求助] ATPG testbench求解 bb21qwe 2023-3-24 01563 bb21qwe 2023-3-24 17:48
[求助] Vivado SDK无法运行 新人帖 Qiuer 2023-3-24 01336 Qiuer 2023-3-24 17:39
[求助] ∑-△调制器控制分频器的设计疑问 菜鸟ASIC 2012-5-28 64112 qinkun 2023-3-24 10:24
[资料] CRC2022新书  ...2345 ffq513 2022-3-7 4411227 yzwbb2013 2023-3-22 22:01
[求助] dc报error:module ***** cannot be found for elaboration 新人帖 Violet1109 2023-3-21 11157 my2817 2023-3-22 21:56
[求助] AXI4 to Hyperbus接口控制器 freemanhans 2023-3-20 52132 freemanhans 2023-3-22 10:16
[原创] 小数分频锁相环量化噪声问题求助 yishuibihan 2020-11-23 22618 yishuibihan 2023-3-22 09:46
[求助] 对组合逻辑 assign 和 always 有什么不同吗? PayPal 2023-3-20 32099 clannad9 2023-3-21 15:12
[求助] VCS postisim 怪谈 - [悬赏 400 信元资产] bb21qwe 2023-3-20 31744 bb21qwe 2023-3-21 11:01
[求助] 关于uvm中package与import uvm_pkg::*的疑问 Traviss 2020-11-16 88124 花伴星空 2023-3-20 17:55
[求助] spyglass 读取sdc ,get_pins 报错 dyytx 2017-9-20 55522 a7565169 2023-3-20 17:17
[求助] vivado license问题求助各位大佬 新人帖 a25822258 2023-3-20 21700 a25822258 2023-3-20 17:12
[求助] 请问如何在spectre仿真器里面保存所有线电压 调皮捣蛋 2023-3-20 21521 调皮捣蛋 2023-3-20 15:52
[转贴] 分享一个好博客  ...23 zongkai2003 2010-9-17 2911852 huangluyang 2023-3-20 12:25
有人对systemverilog这种新的语言有研究么?  ...23 Caron 2007-5-20 238261 huangluyang 2023-3-20 12:15
[求助] 跨时钟域的讨论  ...23 HADIST 2013-4-13 218327 huangluyang 2023-3-20 12:03
[资料] VERILOGHDL数字设计与综合第2版本科教学版 新人帖  ...2 皮蛋不Q 2020-3-6 174650 lyt8650 2023-3-20 10:30
clock switch  ...2 zhangjiaxun 2009-4-27 196861 Candydarte 2023-3-20 04:23
[原创] FPGA跟ASIC  ...23 学习中ing 2018-7-24 218593 Candydarte 2023-3-20 04:17
建立时间与保持时间概述  ...23 zhouhong 2008-10-26 2716249 Candydarte 2023-3-20 02:20
大家用什么画图工具?  ...23456 ailone 2008-12-12 5424248 Candydarte 2023-3-20 01:48
[求助] 请问一下,apb为什么要用两组数据线(读/写),复用不是更简单更节约资源吗? erwang 2022-11-14 62286 硅下亡魂 2023-3-19 19:03
[求助] vcs无法生成simv文件 新人帖 zhuchens 2023-3-3 42045 Jinzzj 2023-3-18 20:40
[资料] NC--Verilog_tutorial文档 fengding 2016-9-10 94424 clannad9 2023-3-18 10:16
[求助] 请问verilog可以读xlsx文件吗?  ...2 调皮捣蛋 2023-3-16 104331 调皮捣蛋 2023-3-17 14:51
[求助] design compiler中set_case_analysis未传播成功 新人帖 Violet1109 2023-3-16 11753 Alex_Liu95 2023-3-17 13:47
[求助] virtuoso里面pin端口的设置 调皮捣蛋 2023-3-16 21790 调皮捣蛋 2023-3-17 11:30
[原创] 请教一下,看到一些mcu使用同步复位,为什么? badegg3 2023-3-16 11551 糊粘丶 2023-3-17 08:49
[求助] 请问virtuoso能直接用ADE仿真带有verilog模块的原理图吗? 调皮捣蛋 2023-3-16 01320 调皮捣蛋 2023-3-16 20:06
[资料] 哪位大神有denali DDR2的IP核我想拿来写个controller了。自己跑下仿真。。 lylchmm 2015-10-14 32789 j81mm 2023-3-16 19:44
[求助] 请问virtuoso如何绘制李萨如图 调皮捣蛋 2023-3-15 41635 调皮捣蛋 2023-3-16 19:07
[资料] 附件已经删除,文章无效 Summer0 2023-3-11 82084 smnq0524 2023-3-16 14:34
[求助] 版图转FPGA可以吗? - [悬赏 10 信元资产] GGStudyDDup 2023-2-28 82056 Smoks 2023-3-16 10:20
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 00:08 , Processed in 0.195439 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块