设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 有人对systemverilog这种新的语言有研究么? ...
123
返回列表 发新帖
楼主: Caron

有人对systemverilog这种新的语言有研究么?

[复制链接]
sunshinesun
发表于 2008-3-14 22:09:40 | 显示全部楼层
用VCS做仿真
回复 支持 反对

举报

jackertja
发表于 2008-3-29 23:17:19 | 显示全部楼层
有好几个版本的了，看看这个怎么样
回复 支持 反对

举报

Candydarte
发表于 2023-3-20 03:27:10 | 显示全部楼层

多谢分享
回复 支持 反对

举报

huangluyang
发表于 2023-3-20 12:15:22 | 显示全部楼层
google搜一下吧
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:49 , Processed in 0.110016 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表