设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 基于Spyglass的同步设计分析与静态验证

123 4 5 / 5 页下一页

返回列表发新帖

楼主: edacw

[资料] 基于Spyglass的同步设计分析与静态验证

发表于 2020-4-27 10:49:04 | 显示全部楼层

Thanks for sharing.

回复支持反对

发表于 2020-4-27 13:22:50 | 显示全部楼层

多谢楼主

回复支持反对

发表于 2020-4-30 09:53:34 | 显示全部楼层

很好

回复支持反对

发表于 2020-5-8 13:38:03 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-6-15 11:47:29 | 显示全部楼层

多谢分享，不知哪里有破解软件

回复支持反对

奋斗的小黄牛

发表于 2020-6-18 13:36:17 | 显示全部楼层

thanks

回复支持反对

发表于 2020-7-10 17:17:39 | 显示全部楼层

thanks alot !!

回复支持反对

发表于 2020-7-16 10:15:43 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2020-8-10 14:09:47 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2020-8-27 09:13:03 | 显示全部楼层

感谢分享

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 19:27 , Processed in 0.106432 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表