EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22262|排名: 80

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 9 10 11 121314 15 16 17 ... 637 / 637 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 逻辑综合 \| tri-state的处理 ...2	海狸先生0119 2025-4-26	11767	海狸先生0119 2025-5-30 11:44
[求助] innovus用的tech.lef文件怎么产生？？？ - [悬赏 50 信元资产]	lxc000 2025-5-29	2580	lxc000 2025-5-30 10:12
[求助] qrc techfile 是否需要 lvsfile 及 p2lvsfile	zero_0 2016-3-7	56281	liujw23 2025-5-30 09:25
[求助] 在cadence仿真时，前、后仿相差不大，流片结果却差很多	597650976 2015-9-7	75884	Mrseawal 2025-5-30 09:20
[求助] 关于数字版图如何添加IO cell和pad的一些问题	njupt_nzt 2024-8-20	72271	niezheyu 2025-5-29 17:46
[求助] PT fix_eco_timing 请各位前辈解惑!!!! - [已解决]	yuenlee 2025-5-29	3553	yuenlee 2025-5-29 11:38
[求助] 关于clock-gating的疑问，跪求解答 - [已解决] ...2 3	HOU_TX 2023-4-4	239199	dingyisuper1 2025-5-29 11:12
[求助] 有人给lib加过pg_pin吗？ ...2	kerk 2015-4-7	1411496	carl_andrew 2025-5-28 23:25
[求助] PT physical awre !!!	yuenlee 2025-5-27	2467	zhh124 2025-5-28 21:29
[求助] report_delay_calculation报告的loaded/unloaded driving_cell是什么？	JekinBrown 2025-5-28	0395	JekinBrown 2025-5-28 21:27
[求助] virtuoso 中用 nc-verilog 抽取verilog 网表，如何避免instance 以bus的形式被抽出 ...2	hsgody 2017-5-15	1310665	songchao236 2025-5-28 18:07
[原创] Redhawk 分析功耗的疑问	lz96 2025-5-27	3599	lz96 2025-5-28 17:12
[解决] 关于SRAM IP的gds以及cdl的获取问题 ...2	sofa_B 2020-12-28	1810449	superpeas 2025-5-28 16:54
[招聘] FIB ...2 3	XIDIANCAD2 2012-11-9	208486	Ruo水 2025-5-28 09:26
[讨论] 探讨mw_lib文件 ...2	Cadence—IC 2014-11-4	148532	52eetob 2025-5-27 21:28
[资料] Calibre DRC manual Standard Verification Rule Format (SVRF) Manual 22版	guocw 2025-3-30	3784	wisywyx 2025-5-27 17:43
[求助] icc pg pin issue	xin5858 2025-5-26	1382	dingyisuper1 2025-5-27 17:19
[原创] 个人总结	sellars 2025-2-26	01111	sellars 2025-5-27 17:16
[求助] Conformal ECO求助：ECO2.1 Wire resolution	kvinkin 2025-5-27	0391	kvinkin 2025-5-27 15:36
[求助] 小白求教tluplus ...2	xwwwjy 2014-11-30	1414252	52eetob 2025-5-27 14:43
[求助] DC编译求助 get_libs的返回值	kotori 2022-12-19	41622	唐三彩骆驼 2025-5-27 14:38
[求助] 请问calibre怎么抓取某层layer的box	五角大楼 2020-6-10	33327	emma_w 2025-5-27 12:20
[求助] 关于数字版图LVS检查出现版图多余线的问题	njupt_nzt 2025-5-26	8810	njupt_nzt 2025-5-27 11:04
[求助] LVS验证时出现Compilation Error	德润天合 2025-5-17	2372	德润天合 2025-5-27 08:56
[求助] 逻辑综合 \| high fanout net处理	海狸先生0119 2025-5-24	5551	海狸先生0119 2025-5-27 08:55
[求助] perc rule RESISTANCE CHECK(s) FAILED - [悬赏 50 信元资产]	立华奏 2024-1-2	72403	青春物语 2025-5-26 15:33
[求助] 综合插入clock_gating时，有没有方法可以禁止指定的寄存器插入clock_gating？	LKW2013 2025-5-23	2502	cruisedai 2025-5-26 13:23
[求助] 无法生成calibre view文件，求助！ - [悬赏 10 信元资产]	夏至 2025-3-5	41248	ICfan000 2025-5-26 13:14
[求助] 问一个CDL IMPORT时device map file的问题	czq1419 2015-1-4	89660	teddywww 2025-5-26 10:46
[求助] 用Clibre做寄生参数提取遇到的问题，请求大家帮助。谢谢！ ...2	gw819197 2016-5-21	105412	王小米 2025-5-26 10:27
[求助] ICC2 Segmentation fault/Killed	deepakec028 2021-12-29	62980	zxhtiger 2025-5-26 09:24
[原创] pt修完timing吐出的tcl转成innovus的eco tcl脚本（亲测有效）	wts13588035346 2024-12-9	51741	wenfu_lh 2025-5-24 18:41
[求助] 关于数字版图LVS网表pin数量不匹配问题	njupt_nzt 2025-5-20	8628	布线工具人 2025-5-24 10:07
[求助] CTS Target skew 问题	yuenlee 2025-5-22	2539	smc1017 2025-5-24 05:09
[求助] calibre DRC waive如何创建	highflyer2014 2015-11-2	33836	enjoy545352 2025-5-23 17:24

1 ... 9 10 11 121314 15 16 17 ... 637 / 637 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22262|排名: 80

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 0|主题: 22262|排名: 80

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 0|主题: 22262|排名: 80