virtuoso 中用 nc-verilog 抽取verilog 网表，如何避免instance 以bus的形式被抽出

brookhe · 发表于 2024-7-15 21:10:28

jake 发表于 2020-12-20 09:11
OK, 在工作目录下创建一个文件 .simrc
.simrc 里加上如下内容。

赞！！

darlingwqm · 发表于 2024-7-16 08:20:02

学习了，十分感谢

圆滚滚 · 发表于 2025-2-18 15:09:07

jake 发表于 2020-12-20 09:11
OK, 在工作目录下创建一个文件 .simrc
.simrc 里加上如下内容。

你好，请教一下：
目前使用virtuoso 618，默认产生的verilog，其调用的instance的信号是by pin order显示的，希望能像你的图片显示的by name显示的话，需要做何设置？

登录/注册后可看大图

账号		自动登录	找回密码
密码			注册

[求助] virtuoso 中用 nc-verilog 抽取verilog 网表，如何避免instance 以bus的形式被抽出