关于SRAM IP的gds以及cdl的获取问题

liaohero · 发表于 2021-1-6 16:03:52

自已內部compiler 就會有gds cdl

sofa_B · 发表于 2021-1-11 16:36:43

后续：如前面大侠所说gds文件用于产生layout做DRC，cdl用于LVS。两个文件与厂商沟通申请后会提供相应的能生成gds以及cdl的memory compiler。

水汤汤 · 发表于 2021-1-13 15:59:23

本帖最后由水汤汤于 2021-1-13 16:00 编辑

有cdl网表可以直接手动搭出来sram的本身基本单元来不难很快就搞定我都干过这事不过我干这事的初衷是参考foundar的sram的尺寸

Lover_Momo · 发表于 2021-1-13 18:10:32

memory compiler也是有分段Lic的，有的lic只能gen出FrontEnd Data，有的Lic可以Gen出BackEnd Data。
看看MC中有没有对应的Option可以点选，没有的话，或者灰色不能选的话，找Vendor喽。

liaohero · 发表于 2021-3-19 10:42:53

是一種工具沒錯

mul · 发表于 2021-3-26 21:44:35

你好，我也遇到了和你一样的问题，请问你最后是怎么解决的呢？

兵熊熊一窝 · 发表于 2023-6-28 11:10:33

你好，我也遇到了和你一样的问题，请问你最后是怎么解决的呢？

Spicedog · 发表于 2024-7-29 10:32:09

我在做数模混合，使用MC 做SRAM，输出文件中有gds 、verilog 、xxx.spi ，可以导入virtuoso 看见版图，但是网表是 xxx.spi 格式，没有xxx. cdl，请问怎么做 LVS ？

superpeas · 发表于 2025-5-28 16:54:25

Spicedog 发表于 2024-7-29 10:32
我在做数模混合，使用MC 做SRAM，输出文件中有gds 、verilog 、xxx.spi ，可以导入virtuoso 看见版图，但 ...

有gds自己用calibre抽spf和cdl出来，前仿后仿就都可以做了

账号		自动登录	找回密码
密码			注册

[解决] 关于SRAM IP的gds以及cdl的获取问题