逻辑综合 | tri-state的处理

海狸先生0119

请教大佬

在逻辑综合阶段，对tri-state是怎么处理的？是要求生成的网表中不许存在tri-state吗？或者在什么情况下网表中可以存在tri-state呢？
谢谢。

Challensys

如果库里有TBUF的话，逻辑综合工具会综合出TBUF。

在特殊设计里可以用，常规设计不用。这一点和Latch类似。

Cribug2022

不能有这个吧

海狸先生0119

   

Challensys 发表于 2025-4-27 09:50
如果库里有TBUF的话，逻辑综合工具会综合出TBUF。

在特殊设计里可以用，常规设计不用。这一点和Latch类似 ...

三态门不是主要用在总线控制方面吗？现在的设计肯定需要多个设备共享总线啊，按理说应该会用到三态门啊，为什么常规设计不需要三态门呢？

海狸先生0119

   

Cribug2022 发表于 2025-4-27 09:51
不能有这个吧

为啥呢？

Challensys

   

海狸先生0119 发表于 2025-4-27 10:42
三态门不是主要用在总线控制方面吗？现在的设计肯定需要多个设备共享总线啊，按理说应该会用到三态门啊， ...

三态和非三态都可以用于总线控制。
三态的优势是可以省面积；劣势是速度慢，以及处理不当时容易到处漏电，比如：多驱时序交叠漏电、总线没挂 Hold Cell 导致下一级输入级漏电，等等。


在片上常规设计中，上述劣势通常远大于优势，所以三态就逐渐被淘汰不用了。

海狸先生0119

   

Challensys 发表于 2025-4-27 11:02
三态和非三态都可以用于总线控制。
三态的优势是可以省面积；劣势是速度慢，以及处理不当时容易到处漏电 ...

大佬牛！

话说有没有一些设计场景非用三态门或者最好用三态门呢？

Challensys

   

海狸先生0119 发表于 2025-4-27 11:27
大佬牛！

话说有没有一些设计场景非用三态门或者最好用三态门呢？

阵列型的存储器件里常会用到。不过这些电路都不是综合出来的，下一级也不是轨到轨的标准单元，通常是灵敏放大器等。

三态在标准单元内部也常用，比如 MXT 单元，但这种三态只出现在 Cell 内部，不会暴露给工程师。

还有就是在 PCB 级的低速总线里常用，连接 PCB 的低速 PAD cell 也常用。

海狸先生0119

   

Challensys 发表于 2025-4-27 11:53
阵列型的存储器件里常会用到。不过这些电路都不是综合出来的，下一级也不是轨到轨的标准单元，通常是灵敏 ...

十分感谢大佬！

Cribug2022

   

Challensys 发表于 2025-4-27 11:53
阵列型的存储器件里常会用到。不过这些电路都不是综合出来的，下一级也不是轨到轨的标准单元，通常是灵敏 ...

厉害啊