设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › NOC总线设计的五种verilog代码案例

12 / 2 页

返回列表发新帖

楼主: running13

[转贴] NOC总线设计的五种verilog代码案例

发表于 2025-1-17 16:19:49 | 显示全部楼层

多谢分享

回复支持反对

发表于 2025-1-17 16:19:56 | 显示全部楼层

看看

回复支持反对

发表于 2025-1-20 12:15:23 | 显示全部楼层

好好学习，天天向上

回复支持反对

发表于 2025-1-23 16:06:34 | 显示全部楼层

感谢分享~~

回复支持反对

发表于 2025-2-13 17:23:24 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-2-18 13:38:20 | 显示全部楼层

谢谢

回复支持反对

发表于 2025-4-16 15:52:47 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-4-16 16:57:20 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-4-20 05:36:44 | 显示全部楼层

tks a lot

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 17:27 , Processed in 0.074906 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表