设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › NOC总线设计的五种verilog代码案例

12 / 2 页下一页

返回列表发新帖

查看: 1565|回复: 18

[转贴] NOC总线设计的五种verilog代码案例

发表于 2025-1-16 16:17:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

NOC总线设计的五种verilog代码案例

Multi-NoC-main.zip

3.83 MB, 下载次数: 165 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

发表于 2025-1-16 16:31:15 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-1-16 16:37:35 | 显示全部楼层

谢谢非常感谢LZ

回复支持反对

发表于 2025-1-16 18:25:34 | 显示全部楼层

非常感谢楼主分享

回复支持反对

发表于 2025-1-16 20:21:46 | 显示全部楼层

thanks

回复支持反对

发表于 2025-1-16 21:18:45 来自手机 | 显示全部楼层

Thanks

回复支持反对

发表于 2025-1-16 22:54:33 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-1-16 23:48:21 | 显示全部楼层

多谢分享

回复支持反对

发表于 2025-1-17 05:35:02 | 显示全部楼层

Thanks for the share

回复支持反对

发表于 2025-1-17 08:58:22 来自手机 | 显示全部楼层

可以看看了

回复支持反对

12 / 2 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 20:36 , Processed in 0.067835 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表