PLL的输出时钟应该怎么约束？？

scutlee · 发表于 2024-6-13 10:24:47

您需要登录才可以下载或查看，没有账号？注册

×

用creat_clock还是creat_generated_clock

wxcyyds · 发表于 2024-6-13 14:01:42

本帖最后由 wxcyyds 于 2024-6-13 14:04 编辑

create_clock -period * -name CLK_DPLL [get_pins u_buf_dpll/u_clkbuf/X ]

scutlee · 发表于 2024-6-13 15:54:41

wxcyyds 发表于 2024-6-13 14:01
create_clock -period * -name CLK_DPLL [get_pins u_buf_dpll/u_clkbuf/X ]

不是PLL输入时钟的衍生时钟吗？应该用creat_generated_clock？？

freemanhans · 发表于 2024-6-14 14:01:18

按常理来说，pll输出的时钟会自动和输入时钟形成关系，即分频或者倍频关系已固定，可以不约束；但仍然建议手动使用creat_generated_clock约束。

Bradji · 发表于 2024-6-21 17:59:52

倍频的倍数怎么表示呢？

k2015 · 发表于 2024-6-23 12:43:38

pll 输出的时钟和参考时钟是异步时钟吗，在设计中看到还是当成异步时钟处理了

scutlee · 发表于 2024-6-24 10:08:41

k2015 发表于 2024-6-23 12:43
pll 输出的时钟和参考时钟是异步时钟吗，在设计中看到还是当成异步时钟处理了 ...

那用creat_clock还是creat_generated_clock?

scutlee · 发表于 2024-6-24 10:09:30

freemanhans 发表于 2024-6-14 14:01
按常理来说，pll输出的时钟会自动和输入时钟形成关系，即分频或者倍频关系已固定，可以不约束；但仍然建议 ...

那PLL是的倍频是可调节的呢？？应该怎么约束？？

freemanhans · 发表于 2024-6-26 17:24:11

scutlee 发表于 2024-6-24 10:09
那PLL是的倍频是可调节的呢？？应该怎么约束？？

可以不约束，pll的输出和输入的关系vivado可以识别到，可以把输出当成已知时钟使用，但是前提是输入已经约束了

scutlee · 发表于 2024-6-27 11:04:12

freemanhans 发表于 2024-6-26 17:24
可以不约束，pll的输出和输入的关系vivado可以识别到，可以把输出当成已知时钟使用，但是前提是输入已经 ...

如果是asic的pll呢？？怎么约束

账号		自动登录	找回密码
密码			注册

[讨论] PLL的输出时钟应该怎么约束？？