[求助] ESD 器件之间的会不会出现Latch Up 问题？

发表于 2023-7-27 16:40:05 | 显示全部楼层

确信是latch-up，形成了PNPN结构，PNPN依次是lpnp的E，BE的N-WELL，P-SUB以及ggnmos的P-WELL，最后是source的N+。当从VCC打正压时，会构成latchup的必要条件。拉间距可以理解成SCR器件中的提高BV的动作，这样在做ESD的时候不达到它的BV，就不会烧

回复支持 1 反对 0

1 23 / 3 页

返回列表发新帖

账号		自动登录	找回密码
密码			注册

[求助] ESD 器件之间的会不会出现Latch Up 问题？

浏览过的版块