ESD 器件之间的会不会出现Latch Up 问题？

sjc1192001

最近在一个0.18um 30V BCD 工艺中的多个产品都出现ESD 过不了4KV 的问题，

VCC 和 VSS 之间放了一个 40V左右的， LPNP ESD 器件做防护，  

高压IO 脚也放置了同样的 LPNP ESD 器件对 VSS 防护，对VCC 没有专门做ESD设计

5V IO 脚放的 GGNMOS 对地的 ESD 防护，对VCC 没有专门做ESD设计

感觉好像发现一个规律：
1. VCC 对 VSS 可以过+/- 4KV，  低压  IO 对VSS过 +/- 4000V，  
2. VCC 对低压IO 脚打正压， 会经过LPNP 到VSS 从VSS 经过GGNMOS正偏到IO 脚泄放。
当这个IO 脚的 ESD 器件离 高压 LPNP ESd 器件比较近的时候（<50um）， 通常2000V 就坏了。 烧毁点在这个 LPNP ESD 的边缘，靠近低压ESD器件的一侧。

而离VCC Pad 较远的低压IO口， 也能过4KV 没有问题。
所以很怀疑是不是两个 ESD 器件之间发生栓锁，产生局部击穿了？

哪位大牛能帮忙解答一下， 这种情况可能吗？ 有无资料可以参考？
高压 ESD的器件和  低压 ESD 器件之间在版图上应该做什么样的布置可以防止上述问题？

十分感谢~~

mars0904

肯定是存在Latch的可能，跟是否为ESD device无关

billgolden

可以从4kV往下测看多少可过

sjc1192001

   

mars0904 发表于 2022-9-26 09:38
肯定是存在Latch的可能，跟是否为ESD device无关

ESD 器件之间应该加ISO 环吗？  应该放多远的距离？   DRC  没有检查出错误。。。。。。

sjc1192001

   

billgolden 发表于 2022-9-26 10:37
可以从4kV往下测看多少可过

有的可以过2000， 有的能过2500，    IO 对 GND ，VCC对GND 都可以过4K

sss0207

应该是高压的PNP的base 和低压GGNMOS的Nring形成寄生NPN导通了

fu5673921

如果形成NPN 还是有很大的面积，楼主可以share 电路的schematic

sjc1192001

   

fu5673921 发表于 2022-10-6 17:51
如果形成NPN 还是有很大的面积，楼主可以share 电路的schematic

大江南北

从图片上看烧毁的都在边边上，是不是finger开启不均匀

sss0207

放电路径寄生电阻不一样 导致电流不均匀？
GGNMOS的最上端和最下端的finger 都坏了吗？