设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Synopsys Memory Compilers Verilog User Guide.2021
1 ...67891011121314
返回列表 发新帖
楼主: qtds1258

[资料] Synopsys Memory Compilers Verilog User Guide.2021

[复制链接]
purekoala
发表于 2025-3-20 14:17:52 | 显示全部楼层
thx a lot
回复 支持 反对

举报

慕之少艾
发表于 2025-3-21 09:23:39 | 显示全部楼层
看看
回复 支持 反对

举报

qlxph
发表于 2025-3-21 15:11:42 | 显示全部楼层
HDL Compiler for Verilog User Guide
回复 支持 反对

举报

Ace_Taffy
发表于 2025-3-24 14:59:48 | 显示全部楼层
thanks
回复 支持 反对

举报

zilaishui
发表于 2025-4-1 15:09:54 | 显示全部楼层
资料不错，学习了
回复 支持 反对

举报

探戈
发表于 2025-4-2 16:14:21 | 显示全部楼层
不错
回复 支持 反对

举报

shadowmasson
发表于 2025-4-10 14:08:37 | 显示全部楼层
看一下，谢谢
回复 支持 反对

举报

Macro_Yang
发表于 2025-5-3 10:46:14 | 显示全部楼层

谢谢分享
回复 支持 反对

举报

1 ...67891011121314
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-24 11:13 , Processed in 0.095103 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表