设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Synopsys Memory Compilers Verilog User Guide.2021

1 ... 6 7 8 9 101112 13 14 / 14 页下一页

返回列表发新帖

楼主: qtds1258

[资料] Synopsys Memory Compilers Verilog User Guide.2021

yanghuifang0817

发表于 2024-9-20 14:40:32 | 显示全部楼层

memory compiler

回复支持反对

yanghuifang0817

发表于 2024-9-20 14:42:02 | 显示全部楼层

kankan memory compiler

回复支持反对

发表于 2024-9-26 02:47:25 | 显示全部楼层

资料不错，学习了

回复支持反对

发表于 2024-9-26 11:23:00 | 显示全部楼层

thanks

回复支持反对

发表于 2024-9-26 11:24:04 | 显示全部楼层

thanks

回复支持反对

发表于 2024-9-26 16:09:23 | 显示全部楼层

对对对

回复支持反对

发表于 2024-10-2 20:50:23 | 显示全部楼层

好，很好，非常好

回复支持反对

发表于 2024-10-2 20:59:43 | 显示全部楼层

看看

回复支持反对

发表于 2024-10-4 13:55:16 | 显示全部楼层

不錯, 學習了

回复支持反对

发表于 2024-10-12 02:24:59 | 显示全部楼层

Nice!

回复支持反对

1 ... 6 7 8 9 101112 13 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 17:23 , Processed in 0.126618 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表