设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › writing testbench using systemverilog

1 2 345 6 7 8 / 8 页下一页

返回列表发新帖

楼主: hahalucky

writing testbench using systemverilog

发表于 2010-5-19 21:52:06 | 显示全部楼层

谢谢了

回复支持反对

发表于 2010-5-19 22:01:53 | 显示全部楼层

谢谢了

回复支持反对

发表于 2010-5-19 22:04:14 | 显示全部楼层

谢谢了

回复支持反对

发表于 2010-5-23 19:19:42 | 显示全部楼层

hao dongxi ,shou cangle

回复支持反对

发表于 2010-5-27 21:10:10 | 显示全部楼层

这个有了

回复支持反对

发表于 2010-5-29 12:30:20 | 显示全部楼层

good ,good ,good

回复支持反对

发表于 2010-5-29 21:02:08 | 显示全部楼层

~~~~~~~~~~~~~~~~~~~~~~~
~~~~~~~~~~~~~~~~~~~

回复支持反对

发表于 2010-5-31 15:43:40 | 显示全部楼层

good material

回复支持反对

发表于 2010-6-10 18:10:21 | 显示全部楼层

强力支持

回复支持反对

发表于 2010-6-10 21:08:36 | 显示全部楼层

正需要，谢了先

回复支持反对

1 2 345 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:14 , Processed in 0.072786 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表