设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › writing testbench using systemverilog
12345678下一页
返回列表 发新帖
楼主: hahalucky

writing testbench using systemverilog

[复制链接]
zhang2046
发表于 2008-6-4 23:37:36 | 显示全部楼层
study now
回复 支持 反对

举报

winniebear
发表于 2008-7-8 10:38:39 | 显示全部楼层
好，不错。
回复 支持 反对

举报

huatiantian
发表于 2008-7-8 16:25:54 | 显示全部楼层
下载学习,谢谢
回复 支持 反对

举报

janischen
发表于 2008-7-13 09:56:18 | 显示全部楼层
現在在台灣還是很少人用systemverilog 作驗證
先看看在說好了
感謝你的分享
回复 支持 反对

举报

astearsgoby
发表于 2008-7-15 14:27:20 | 显示全部楼层
很不错，赞一个
回复 支持 反对

举报

synerlus
发表于 2008-9-1 21:20:16 | 显示全部楼层
多谢楼主分享
回复 支持 反对

举报

demin
发表于 2008-9-2 16:48:37 | 显示全部楼层
good good
回复 支持 反对

举报

yuanchuang
发表于 2008-10-11 00:29:57 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

举报

hardstone_china
发表于 2008-10-27 14:47:21 | 显示全部楼层
不错！谢谢分享！
回复 支持 反对

举报

regit
发表于 2008-11-9 12:44:50 | 显示全部楼层
it is very good book thanks for your share
回复 支持 反对

举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-31 08:56 , Processed in 0.115726 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表