设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【2021】ASIC Design and Synthesis. RTL Design Using ...

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: RFstudent

[资料] 【2021】ASIC Design and Synthesis. RTL Design Using Verilog

发表于 2023-10-23 17:26:01 | 显示全部楼层

不错的资料，下载下来学习下

回复支持反对

发表于 2023-10-23 17:28:04 | 显示全部楼层

不错的资料，下载下来学习下

回复支持反对

发表于 2024-3-2 18:46:43 | 显示全部楼层

好资料多谢楼主分享

回复支持反对

发表于 2024-3-3 21:19:04 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2024-3-4 09:53:44 | 显示全部楼层

感谢

回复支持反对

发表于 2024-3-17 17:43:35 | 显示全部楼层

感谢

回复支持反对

发表于 2024-3-18 14:21:37 | 显示全部楼层

感谢分享！！！

回复支持反对

发表于 2024-4-9 15:23:36 | 显示全部楼层

多谢分享，学习学习

回复支持反对

发表于 2024-4-10 09:24:31 | 显示全部楼层

谢谢，我收藏了

回复支持反对

发表于 2024-4-11 09:26:29 | 显示全部楼层

感谢

回复支持反对

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 04:31 , Processed in 0.131062 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表