设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【2021】ASIC Design and Synthesis. RTL Design Using ...

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: RFstudent

[资料] 【2021】ASIC Design and Synthesis. RTL Design Using Verilog

发表于 2021-9-8 22:13:18 | 显示全部楼层

thank you very much

回复支持反对

发表于 2021-9-8 22:22:31 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-9-9 09:40:15 | 显示全部楼层

GREAT

回复支持反对

发表于 2021-9-9 14:19:43 | 显示全部楼层

楼主牛叉！

回复支持反对

发表于 2021-9-11 11:33:19 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-9-11 13:08:00 | 显示全部楼层

gooooooooooooooooood

回复支持反对

发表于 2021-9-11 13:08:48 | 显示全部楼层

gooooooooooooood

回复支持反对

发表于 2021-9-11 13:43:07 | 显示全部楼层

gooooooooooood

回复支持反对

发表于 2021-9-11 20:22:26 | 显示全部楼层

非常好，谢谢

回复支持反对

发表于 2021-9-13 07:28:51 | 显示全部楼层

谢谢分享

回复支持反对

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 16:23 , Processed in 0.125329 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表