设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › AHB总线下的slave ram的verilog代码

1 ... 8 9 10 111213 14 15 16 ... 18 / 18 页下一页

返回列表发新帖

楼主: love-asic

AHB总线下的slave ram的verilog代码

发表于 2011-12-13 11:10:31 | 显示全部楼层

zhi chi

回复支持反对

发表于 2011-12-16 16:41:57 | 显示全部楼层

刚好这一段要用，呵呵

回复支持反对

发表于 2011-12-20 20:00:31 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2012-2-13 15:26:32 | 显示全部楼层

万分鞋楼主啊

回复支持反对

发表于 2012-2-13 20:41:33 | 显示全部楼层

好的谢谢，饿

回复支持反对

发表于 2012-2-13 21:02:37 | 显示全部楼层

thanks

回复支持反对

发表于 2012-2-22 16:25:59 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2012-3-27 18:04:33 | 显示全部楼层

昨天看了一个slaveram 的，不过接口太简单了，不知道这个一不一样

回复支持反对

发表于 2012-3-27 18:13:03 | 显示全部楼层

欢迎直接分享代码的

回复支持反对

发表于 2012-6-6 14:27:08 | 显示全部楼层

收下了，楼主无私了

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:17 , Processed in 0.143642 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表