设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最新DDR PHY Interface Specification (DFI5.1)

1 234 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: totuwei

[资料] 最新DDR PHY Interface Specification (DFI5.1)

发表于 2021-7-25 10:12:26 | 显示全部楼层

Thank you very much.

回复支持反对

发表于 2021-7-25 11:26:32 | 显示全部楼层

thanks

回复支持反对

发表于 2021-7-25 21:07:04 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-7-25 22:30:38 | 显示全部楼层

多谢分享。。

回复支持反对

发表于 2021-7-27 23:13:11 | 显示全部楼层

感谢分享，学习

回复支持反对

发表于 2021-7-29 14:05:29 | 显示全部楼层

多谢分享。。

回复支持反对

发表于 2021-7-31 11:38:26 | 显示全部楼层

多谢分享

回复支持反对

发表于 2021-8-4 14:57:04 | 显示全部楼层

thanks for sharing the latest DFI spec.

回复支持反对

发表于 2021-8-12 18:14:12 | 显示全部楼层

顶顶顶顶顶顶顶顶顶顶顶顶顶顶

回复支持反对

发表于 2021-8-23 15:27:59 | 显示全部楼层

非常感谢。。。

回复支持反对

1 234 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:51 , Processed in 0.066242 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表