设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最新DDR PHY Interface Specification (DFI5.1)

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: totuwei

[资料] 最新DDR PHY Interface Specification (DFI5.1)

发表于 2021-6-10 11:38:27 | 显示全部楼层

Thanks

回复支持反对

发表于 2021-6-10 14:56:08 | 显示全部楼层

多谢分享。。

回复支持反对

发表于 2021-6-10 15:58:44 | 显示全部楼层

多谢分享

回复支持反对

发表于 2021-6-10 16:05:42 | 显示全部楼层

DDR_PHY_Interface_Specification_v5_1.pdf 1.4 MB, 下载次数: 45 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

发表于 2021-6-20 18:09:14 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2021-7-14 09:21:41 | 显示全部楼层

很好
谢谢分享

回复支持反对

发表于 2021-7-14 09:36:08 | 显示全部楼层

Thank you. Thank you.

回复支持反对

发表于 2021-7-14 09:44:29 | 显示全部楼层

多谢分享

回复支持反对

发表于 2021-7-22 21:05:32 | 显示全部楼层

good thx

回复支持反对

发表于 2021-7-23 08:33:48 | 显示全部楼层

good!

回复支持反对

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:56 , Processed in 0.143585 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表