设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于vivado源同步、中心对齐、ddr模式，时序约束的疑惑 ...

12 / 2 页

返回列表发新帖

楼主: admiration123

[求助] 关于vivado源同步、中心对齐、ddr模式，时序约束的疑惑

发表于 2022-2-9 11:24:48 | 显示全部楼层

我也想看一下这本书，能不能共享，发书名也可以，多谢了

回复支持反对

发表于 2022-2-11 18:09:19 | 显示全部楼层

mark。。。。。。。。。。

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:50 , Processed in 0.029179 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表