设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UVM SystemVerilog学习白皮书绿皮书红皮书
1 ...111213141516171819... 25下一页
返回列表 发新帖
楼主: 1581689220

[资料] UVM SystemVerilog学习白皮书绿皮书红皮书

[复制链接]
hunan168
发表于 2021-12-30 14:24:31 | 显示全部楼层
有些资料应该不错
回复 支持 反对

举报

zxcvz
发表于 2021-12-31 14:05:05 | 显示全部楼层
感谢分享
回复 支持 反对

举报

jom55555
发表于 2022-1-5 18:58:30 | 显示全部楼层
感谢一万次。。
回复 支持 反对

举报

ghliw_hit
发表于 2022-1-17 19:44:47 | 显示全部楼层
是高清版嘛
回复 支持 反对

举报

Andy126
发表于 2022-1-17 22:43:38 | 显示全部楼层
:victory:
回复 支持 反对

举报

cdting
发表于 2022-1-24 02:48:51 | 显示全部楼层
Thanks!!!
回复 支持 反对

举报

陆琦
发表于 2022-1-24 10:03:24 | 显示全部楼层
感谢分享
回复 支持 反对

举报

陆琦
发表于 2022-1-24 10:20:40 | 显示全部楼层
kduoxie
回复 支持 反对

举报

心窝火
发表于 2022-1-26 14:27:13 | 显示全部楼层
感谢分享
回复 支持 反对

举报

小手袋
发表于 2022-1-26 14:43:33 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
1 ...111213141516171819... 25下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 02:16 , Processed in 0.139642 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表