设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UVM SystemVerilog学习白皮书绿皮书红皮书

1 ... 7 8 9 101112 13 14 15 ... 26 / 26 页下一页

返回列表发新帖

楼主: 1581689220

[资料] UVM SystemVerilog学习白皮书绿皮书红皮书

发表于 2021-3-1 20:23:48 | 显示全部楼层

hahaooaoao

回复支持反对

发表于 2021-3-2 21:00:56 | 显示全部楼层

文件已损坏

回复支持反对

发表于 2021-3-3 22:23:02 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-3-11 09:24:03 | 显示全部楼层

解压有问题

回复支持反对

发表于 2021-3-19 21:12:28 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2021-3-20 11:46:20 | 显示全部楼层

ding, ding, ding

回复支持反对

发表于 2021-3-24 16:02:29 | 显示全部楼层

这么多好书，下一个看看。

回复支持反对

发表于 2021-3-24 20:40:04 | 显示全部楼层

kankan

回复支持反对

发表于 2021-3-24 21:00:42 | 显示全部楼层

看看

回复支持反对

发表于 2021-3-26 14:15:52 | 显示全部楼层

感谢分享

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 26 / 26 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 08:55 , Processed in 0.132945 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表