在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: puxiancheng

[求助] 求书《RTL Modeling with SystemVerilog For Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design》

[复制链接]
 楼主| 发表于 2019-10-22 21:33:32 | 显示全部楼层
关闭问题。
 楼主| 发表于 2019-10-23 14:10:31 | 显示全部楼层


Thanks!
发表于 2019-11-12 11:12:25 | 显示全部楼层
Thanks,不过比较基础。
发表于 2020-7-21 11:01:15 | 显示全部楼层
Thanks.
发表于 2020-8-4 18:05:54 | 显示全部楼层
谢谢分享!
发表于 2020-9-4 15:38:38 | 显示全部楼层
thanks very much
发表于 2020-9-4 16:44:22 | 显示全部楼层
thanks
发表于 2021-7-20 09:50:13 | 显示全部楼层
学习学习
发表于 2021-7-28 10:14:10 | 显示全部楼层


感謝您的分享
发表于 2021-7-28 12:36:25 | 显示全部楼层
太好了 多谢啦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:51 , Processed in 0.072280 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表