ESD power clamp 設計

Rhys · 发表于 2021-10-4 17:04:54

后面的n管类型有要求吗

IC2019 · 发表于 2021-11-18 17:35:32

请问下，这个结构是在通过R分压使PMOS管的GATE电压降低，然后PMOS管导通，放电吗？

andy2000a · 发表于 2022-2-14 14:56:09

R , cap value =??

个人看法 esd 打 pulse 用r-c 会透 invert 去打开 pmos / nmos , 把 esd 电放掉. R-c 选多少是问题,

放电用pmos nmos 要够大电流流得够

xiaotudou · 发表于 2023-5-19 10:12:35

多谢分享

aman_zhang · 发表于 2023-5-23 17:59:29

PMOS 比NMOS 面积大，原因有可能是PMOS 空穴传输速率没有NMOS电子高

hijackerhaha · 发表于 2023-5-24 11:25:32

是的，迁移率大概是1/3的样子，所以面积很大

abract · 发表于 2023-6-3 23:52:03

看你需要什么，不同需要考量不一样（效率高还是安全），还需要ESD window 来看那种会更好一些
NMOS 会更好一些，NMOS导通电阻小，但是设计难度大，PMOS会更安全点

iankim33 · 发表于 2025-2-17 18:10:45

andyjackcao 发表于 2019-3-15 22:09
采用PMOS作为ESD器件或者采用NMOS器件作为ESD均是可以的；

这两个电路，需要结合具体的工艺来讨论会好； ...

你好前辈，这两个电路结构为什么会涉及到snapback呢？泄流路径不都是沟道吗？

Wzx_imos · 发表于 2025-2-17 21:52:45

学习了，学习了

andyjackcao · 发表于 2025-2-23 17:33:59

iankim33 发表于 2025-2-17 18:10
你好前辈，这两个电路结构为什么会涉及到snapback呢？泄流路径不都是沟道吗？ ...

这两种结构，虽然原理上是想利用沟道来泄放电荷。

但如果ESD能量太大，这些结构不能达到泄放预期，就有可能触发寄生的BJT

账号		自动登录	找回密码
密码			注册

[求助] ESD power clamp 設計