设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...

1 ... 10 11 12 131415 16 17 18 ... 30 / 30 页下一页

返回列表发新帖

楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

发表于 2021-7-30 16:32:53 | 显示全部楼层

好书

回复支持反对

发表于 2021-7-30 22:50:27 | 显示全部楼层

Thanks!!!!

回复支持反对

发表于 2021-7-31 23:52:01 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-8-1 15:58:46 | 显示全部楼层

不错，下载下来看看

回复支持反对

发表于 2021-8-2 08:22:33 | 显示全部楼层

kankan

回复支持反对

发表于 2021-8-16 14:21:27 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-8-20 07:50:30 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-8-20 08:13:36 | 显示全部楼层

thanks

回复支持反对

发表于 2021-9-4 15:04:32 | 显示全部楼层

初学者很实用的一本书

回复支持反对

发表于 2021-9-4 15:11:01 | 显示全部楼层

谢谢分享11111

回复支持反对

1 ... 10 11 12 131415 16 17 18 ... 30 / 30 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:30 , Processed in 0.039746 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表