设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso ...

1 ... 7 8 9 101112 13 14 15 ... 30 / 30 页下一页

返回列表发新帖

楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

发表于 2020-7-22 09:06:45 | 显示全部楼层

thanks for sharing....

回复支持反对

发表于 2020-7-25 18:02:17 | 显示全部楼层

谢谢

回复支持反对

发表于 2020-7-25 18:03:03 | 显示全部楼层

谢谢

回复支持反对

发表于 2020-7-25 18:03:51 | 显示全部楼层

谢谢

回复支持反对

发表于 2020-7-25 18:05:30 | 显示全部楼层

谢谢

回复支持反对

发表于 2020-10-12 09:57:19 来自手机 | 显示全部楼层

感谢分享，下载来看看

回复支持反对

发表于 2020-12-3 15:44:23 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2020-12-11 14:32:45 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-12-13 16:00:48 | 显示全部楼层

看看。。。。

回复支持反对

发表于 2020-12-15 15:36:03 | 显示全部楼层

瞧瞧

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 30 / 30 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 12:45 , Processed in 0.116925 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表