设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 71 72 73 747576 77 78 79 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2020-9-19 13:00:33 | 显示全部楼层

thank you

回复支持反对

发表于 2020-9-19 14:03:11 来自手机 | 显示全部楼层

看看

回复支持反对

发表于 2020-9-20 10:23:04 | 显示全部楼层

谢谢分享

回复支持反对

安阳权志龙

发表于 2020-9-22 03:29:53 | 显示全部楼层

学习下，谢谢分享！

回复支持反对

发表于 2020-9-22 10:32:05 | 显示全部楼层

好资料

回复支持反对

发表于 2020-9-22 10:40:08 | 显示全部楼层

学习一下

回复支持反对

独孤败天999

发表于 2020-9-22 17:05:50 | 显示全部楼层

看看楼主的分享

回复支持反对

发表于 2020-9-24 00:12:41 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2020-9-24 17:15:13 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-10-3 07:25:58 | 显示全部楼层

thanks

回复支持反对

1 ... 71 72 73 747576 77 78 79 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-5 02:59 , Processed in 0.160295 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表