设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench
1 ...707172737475767778... 187下一页
返回列表 发新帖
楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]
cidv2008
发表于 2020-9-5 17:59:03 | 显示全部楼层

參考看看
回复 支持 反对

举报

barry_zhang
发表于 2020-9-6 16:08:56 | 显示全部楼层
学习下
回复 支持 反对

举报

阿z同学
发表于 2020-9-7 20:50:23 | 显示全部楼层
谢谢
回复 支持 反对

举报

Asurei
发表于 2020-9-8 14:45:41 | 显示全部楼层
感谢分享
回复 支持 反对

举报

apis
发表于 2020-9-8 18:33:55 | 显示全部楼层
谢谢！
回复 支持 反对

举报

b9803222
发表于 2020-9-10 06:44:03 | 显示全部楼层
想看
回复 支持 反对

举报

dqwuf2020
发表于 2020-9-10 08:32:55 | 显示全部楼层
学习一下啊
回复 支持 反对

举报

rango_1
发表于 2020-9-10 14:15:47 | 显示全部楼层
学习
回复 支持 反对

举报

fanzhixiang
发表于 2020-9-10 14:32:28 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

ezio1996
发表于 2020-9-10 22:15:44 | 显示全部楼层
dsadasdasdasda
回复 支持 反对

举报

下一页 »
1 ...707172737475767778... 187下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 02:53 , Processed in 0.078714 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表