设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 112 113 114 115116117 118 119 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2022-2-10 08:49:32 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-2-10 09:20:35 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2022-2-10 09:25:28 | 显示全部楼层

学习学习

回复支持反对

发表于 2022-2-15 19:41:22 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-2-15 19:57:28 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-2-16 16:29:34 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-2-16 16:56:02 | 显示全部楼层

谢谢了，先回复再看

回复支持反对

发表于 2022-2-17 15:11:53 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-2-17 16:02:10 | 显示全部楼层

学习学习

回复支持反对

发表于 2022-2-17 18:18:20 | 显示全部楼层

想了解

回复支持反对

1 ... 112 113 114 115116117 118 119 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-7 21:15 , Processed in 0.099125 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表