设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › systemverilog专题：SV for design & SV for verificati ...

1 23 / 3 页

返回列表发新帖

楼主: kevin_gene

systemverilog专题：SV for design & SV for verification

发表于 2011-1-26 19:10:55 | 显示全部楼层

thanks very much

回复支持反对

发表于 2011-1-26 19:12:45 | 显示全部楼层

need money

回复支持反对

发表于 2011-2-11 17:14:49 | 显示全部楼层

thanks！！！

回复支持反对

发表于 2011-2-11 17:22:06 | 显示全部楼层

thanks！！！

回复支持反对

发表于 2011-2-11 23:34:02 | 显示全部楼层

dddddddddddddddddddddd

回复支持反对

发表于 2011-2-12 12:31:23 | 显示全部楼层

下来一看

回复支持反对

发表于 2011-2-12 12:38:33 | 显示全部楼层

看看再说

回复支持反对

发表于 2024-4-4 14:01:15 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-4-10 17:01:58 | 显示全部楼层

感谢

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 00:39 , Processed in 0.148010 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表